第２３卷第３期 ２０１１年６月 军械工程学院学报 Ｖｏ１．２３ ＮＯ．３ Ｊｏｕｒｎａｌ ｏｆ Ｏｒｄｎａｎｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｌｌｅｇｅ Ｊｕｎ．２０１１ 文章编号：１００８—２９５６（２０１１）０３—００６０—０５ 基于ＳＯＰＣ的多路并行同步数字 信号采集系统设计 赵擎天，尉广军，姚义 （军械工程学院导弹工程系，河北石家庄０５０００３） 摘要：针对某型导弹武器装备在线检测系统的需求，以软、硬件可配置的ＳＯＰＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｈｉｐ） 嵌入式系统为平台，以较少的硬件资源消耗为前提，应用ＦＩＦＯ缓存和直接存储器传输（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ， ＤＭＡ）技术，设计数据采集系统，实现对２Ｏ路并行同步数字信号的快速采集，并利用现代ＤＳＰ技术对采集的信号 进行滤波处理，通过ＵＳＢ总线将处理后的信号送到工控机，基于ＬａｂＶＩＥＷ软件在工控机上实现系统的在线检测 功能。 关键词：ＳＯＰＣ；ＦＩＦＯ；多路同步数字信号；数据采集；ＤＳＰ Ｂｕｉｌｄｅｒ；直接存储器传输 中图分类号：ＴＰ２７４．２ 文献标识码：Ａ Ｄｅｓｉｇｎ ｏｆ Ａｃｑｕｉｓｉｔｉｏｎ Ｓｙｓｔｅｍ ｏｆ Ｍｕｌｔｉ—ｃｈａｎｎｅｌ Ｐａｒａｌｌｅｌ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｂａｓｅｄ ｏｎ ＳＯＰＣ ＺＨＡＯ Ｑｉｎｇ—ｔｉａｎ，ＹＵ Ｇｕａｎｇ—ｊ ｕｎ，ＹＡＯ Ｙｉ （Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｍｉｓｓｉｌｅ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｏｒｄｎａｎｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｌｌｅｇｅ，Ｓｈｉｊｉａｚｈｕａｎｇ ０５０００３，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｄｅｍａｎｄ ｏｆ ａ ｍｉｓｓｉｌｅ ｏｎ—ｌｉｎｅ ｄｅｔｅｃｔｉｏｎ ｓｙｓｔｅｍ，ｗｉｔｈ ｈａｒｄｗａｒｅ ａｎｄ ｓｏｆｔ— ｗａｒｅ ｃｏｎｆｉｇｕｒａｂｌｅ ＳＯＰＣ ｅｍｂｅｄｄｅｄ ｓｙｓｔｅｍ ａｓ ｔｈｅ ｐｌａｔｆｏｒｍ，ａｎｄ ｗｉｔｈ ＦＩＦＯ ｂｕｆｆｅｒ ａｎｄ ＤＭＡ ａｓ ａｓ～ ｓｉｓｔａｎｔ ｔｅｃｈｎｏｌｏｇｙ，ａ ｍｕｌｔｉ—ｃｈａｎｎｅｌ ｐａｒａｌｌｅｌ ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｈａｓ ｂｅｅｎ ｄｅｓｉｇｎｅｄ ｔｏ ｒｅａｌｉｚｅ ｔｈｅ ２Ｏ ｐａｒａｌｌｅｌ ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｒａｐｉｄ ｔｉｍｉｎｇ ａｃｑｕｉｓｉｔｉｏｎ ｕｎｄｅｒ ｔｈｅ ｐｒｅｃｏｎｄｉｔｉｏｎ ｏｆ ｌｅｓｓ ｈａｒｄｗａｒｅ ｒｅｓｏｕｒｃｅ ｃｏｎｓｕｍｐｔｉｏｎ．Ｔｈｅ ｃｏｌｌｅｃｔｅｄ ｄｉｇｉｔａｌ ｓｉｇｎａｌｓ ｈａｖｅ ｂｅｅｎ ｆｉｌ— ｔｅｒｅｄ ａｎｄ ｐｒｏｃｅｓｓｅｄ ｂｙ ｕｓｉｎｇ ｍｏｄｅｒｎ ＤＳＰ ｔｅｃｈｎｏｌｏｇｙ，ａｎｄ ｔｈｅｎ ｔｈｅ ｓｉｇｎａｌｓ ｈａｖｅ ｂｅｅｎ ｔｒａｎｓｍｉｔｔｅｄ ｔｏ ｔｈｅ ｉｎｄｕｓｔｒｉａｌ ｃｏｍｐｕｔｅｒ ｔｈｒｏｕｇｈ ｔｈｅ ＵＳＢ ｂｕｓ．Ｔｈｅ ｏｎ—ｌｉｎｅ ｄｅｔｅｃｔｉｏｎ ｆｕｎｃｔｉｏｎ ｈａｓ ｂｅｅｎ ｒｅａｌｉｚｅｄ ｉｎ ｔｈｅ ｉｎｄｕｓｔｒｉａｌ ｃｏｍｐｕｔｅｒ ｂａｓｅｄ ｏｎ ＬａｂＶＩＥＷ ｓｏｆｔｗａｒｅ． Ｋｅｙ ｗｏｒｄｓ：ＳＯＰＣ；ＦＩＦＯ；ｍｕｌｔｉ—ｃｈａｎｎｅｌ ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｓｉｇｎａｌ；ｄａｔａ ｃｏｌｌｅｃｔｉｏｎ；ＤＳＰ Ｂｕｉｌｄｅｒ； ＤＭＡ 某型反坦克导弹系统的指令信号需要进行在线 检测，以确定导弹发射车工作是否正常。导弹指令 灵活性差等缺点。笔者以系统具有可裁减、可扩充 和可升级等性能为设计思路，以具备软、硬件在线可 编程功能的ＳＯＰＣ系统 为平台，设计了能够对 信号是多路同步并行数字信号，要实现对这些信号 的采集，传统设计方法是：控制器采用ＭＣＵ，ＭＰＵ 或ＤＳＰ，同时扩展外围接口电路，实现开关量和模 拟量的数据采集。应用传统方法设计的数据采集系 统具有外围芯片多、ＰＣＢ面积较大、可靠性相对不 高、不易升级与改进、成本高、受芯片以及设计 收稿日期：２０１０—１２－１１；修回日期：２０１１ ０２—２６ 作者简介：赵擎天（１９８６），男，硕士研究生 ２０路同步数字信号实现高速采集的系统，以满足检 测系统对导弹指令信号实时快速采集的需求。 １ ＳＯＰＣ系统整体结构设计 基于ＦＰＧＡ的ＳＯＰＣ系统是软、硬件可编程的 嵌入式系统，其结构模块如图１所示。在ｓ０ＰＣ系 统整体结构中，Ｎｉｏｓ ＩＩ处理器为实现控制的处 第３期 赵擎天等：基于ＳＯＰＣ的多路并行同步数字信号采集系统设计 ６１ 图１ ＳＯＰＣ系统模块结构 理器，其特点之一就是Ａｖａｌｏｎ总线，Ａｖａｌｏｎ总线是 连接片上处理器与其他ＩＰ模块的简单总线协议，规 定了主部件和从部件之间进行连接的端口和通信的 时序，Ａｖａｌｏｎ总线是一种相对简单的总线结构，主 Ｖ 要用于连接片内处理器与外设，以构成ＳＯＰＣ。ｊ 利用Ａｌｔｅｒａ公司提供的软件工具ＳＯＰＣ Ｂｕｉｌｄ— ．ｅｒ进行硬件配置，其中系统自带的ＩＰ核包含ＤＭＡ 控制器、ＳＤＲＡＭ控制器、ＯｎＣｈｉｐ ＲＡＭ和ＦＬＡＳＨ 接口模块等资源，而对于数据采集控制模块、ＦＩＲ滤 波模块和特定的ＵＳＢ控制器接口模块，需要利用基 于Ａｖａｌｏｎ的用户外设定制技术进行设计。ＳＯＰＣ Ｂｕｉｌｄｅｒ提供了一个组件编辑器，用来创建和编辑自己 的ＳＯＰＣ Ｂｕｉｌｄｅｒ组件，”一３一定制逻辑一旦被封装为组件， 一斟一 一２一 ∞一¨一 一 一 一他一＂一：２一：２ 可以像使用其他组件一样在ＳＯＰＣ Ｂｕｉｌｄｅｒ中使用。 数据采集模块在ＮｉｏｓＩＩ处理器的控制下将采 集的数据送到ＦＩＲ滤波模块进行处理，然后将处理 完的数据送往片外ｓＤＲＡＭ进行存储，并在系统软 件的控制下，将采集的数据通过ＵＳＢ总线传输到工 控机进行处理。 ２数据采集系统关键电路设计 ２．１采集电路 某型导弹武器系统制导电子箱在工作时通过预 留的数据采集口每２０ ｍｓ输出一组发控指令，每组 指令共２Ｏ路数字信号，每路数字信号共２字节，按 先低字节后高字节的顺序传输，输出为±１２ Ｖ。 为了满足ＦＰＧＡ数据采集接口电平的需要，首 先要进行电平转换。数据采集电平转换电路采用串 口芯片系列的ＳＰ３２４３Ｅ，但只用到了其接收口， ＳＰ３２４３Ｅ是３驱动器、５接收器器件。因为系统需 要采集２Ｏ路信号，因此需要４个同样的器件，作为 数据采集口ｌ一４，其中数据采集口１的电平转换电 路原理如图２所示。经过电平转换后的２Ｏ路数字 信号被送到ＦＰＡＧ数据采集模块进行数据采集。 Ｃ５３ １０４ ＶＤＤ３．３。＿ ｖｃｃ Ｖ牛 ｌＪ￣０１ ４ Ｖ－ Ｃ５４ １０４ ＲｌＩＮ Ｃｌ＋ ＺＤ０２．． Ｒ２Ⅸ Ｃｌ－ Ｃ５５ １０４ ｚＤ０３ Ｒ３玳Ｃ２＋ ＴｌａＩＵＴ Ｃ２． Ｃ５６ １０４ １０ １：撼ｆＬ『ｒ ＺＤ０４ ｌｌ Ｒ羽Ｎ Ｒ Ｘ ｒ Ｔ３ｏｕｒ Ｔｔ玳 ＺＤ０５一Ｒ５玳 础 Ｔ３ 趼Ａ弧琏 Ｒ１ＯＵＴ Ｐ０．Ｏ 麓瓤班ＤＯＷＮ Ｒ２ＯＵＴ Ｐ０．１ ０ｊ 肫Ｒ３（托ｒｒ Ｐ０．２ Ｒ４ｏＩ｝＿Ｉ． ｐＯ．３ ＧＮＤ ＲＳＯＵＴ Ｐ０．４ ＳＰ３２４３Ｅ 图２ 数据采集口１电平转换电路 由于制导电子箱输出的时钟周期为１．２５ ｍｓ， 而ＦＰＧＡ内部设置的系统时钟频率为５０ ＭＨｚ，为 了满足数据采集系统时序的匹配和系统同步性的要 求，利用ＦＰＧＡ提供的ＩＰ核资源，笔者为每路数字 信号设计了深度为１×３２位的ＦＩＦＯ模块，如图３ 所示。 图３ 数据缓存ＦＩＦＯ模块 为了节省ＦＰＧＡ内部的硬件资源，每路信号的 ＦＩＦＯ模块仅设计为３２位。在数据采集开始的第１ 个２Ｏ ｍｓ内，２Ｏ路数字信号数据在ｗｒｃｌｋ（周期为 １．２５ ｍｓ）驱动下并行写入ＦＩＦＯ模块，每路信号占 用ＦＩＦＯ内部的前１６位ｌ在第２个２０ ｍｓ内，采集 的数据继续写入ＦＩＦＯ模块的后１６位，与此同时， ＦＩＦＯ模块前１６位的数据在系统时钟的驱动下输 出。由于系统要对每路信号进行不同的处理，为了 便于信号的提取，以ｒｄｒｅｑ为数据选择信号，ｒｄｃｌｋ 为读取时钟，实现分时输出２Ｏ路数字信号的功能。 数据选择信号时序如图４所示。 由于计算机内部处理的是并行信号，所以要对 ．军械工程学院学报 ｒｄｃｌｋ Ｄ】ｆ 图ｒｄｒｅｑ ＾［，．．Ｏ ｇ］ Ａ Ａ ＾ ．．．８］ 下］ ＿｛ｉ ｛ ， ／ＴＩ！；ｉ： ．．．ｒ出ｅ 供的数据选择信号 图４ 数据选择信号时序 分时输出的数据进行串并转换。首先，将分时得到 号和随机噪声的影响，为了消除干扰，利用现代 的数据通过２Ｏ选１数据选择器Ｍｕｘ２０ｔｏｌ转换成 ＤＳＰ技术和Ａｌｔｅｒａ公司提供的ＤＳＰ Ｂｕｉｌｄｅｒ设计工 串行数据；然后，通过串并转换电路ｃｂｚｈ将串行数 具设计了ＦＩＲ滤波器＿＿８ ］。笔者利用ＤＳＰ Ｂｕｉｌｄｅｒ 据变成并行数据。采集电路仿真时序如图５所示。 库中的ＭｅｇａＣｏｒｅ定制，根据哈明（Ｈａｍｍｉｎｇ）窗函 ＦＰＧＡ内部采集电路以调用ＩＰ核和Ｖｅｒｉｌｏｇ 数法设计ＦＩＲ滤波器，该滤波器输入数据为１６位， 语言编程的方式进行设计，采集电路总体设计如图 阶数为３７阶，采样频率为３２ ＭＨｚ，截止频率为 ６所示Ⅲ５。］。该数字信号采集电路可以实时快速地 ５０ ｋＨｚ。 实现对并行数字同步信号的快速采集，同时在满足 在Ｓｉｍｕｌｉｎｋ环境中，利用Ｓｉｍｕｌｉｎｋ库和ＤＳＰ 系统要求的条件下，尽量少占用ＦＰＧＡ内部的资 Ｂｕｉｌｄｅｒ库建立ＦＩＲ滤波器Ｓｉｍｕｌｉｎｋ模型，其功能 源。在ＦＰＧＡ芯片Ｉ／Ｏ接口引脚足够用的前提下， 是模拟产生正弦噪声和随机噪声，检验ＦＩＲ滤波器 该电路可以进行扩展，实现更多路数字信号的采集。 的滤波效果，ＦＩＲ滤波器的Ｓｉｍｕｌｉｎｋ模型如图７所 ２．２滤波电路 不。 考虑到该数据采集系统在应用时会受到高频信 Ｕ ．！ 翌 一ＢＪ 越 － ５］ 衄 越 ・ ４］ ｌ ：－ ； ｌｌ 照 ～ ３】 啊Ｉｌ 静 －－－２］ ；备 菇 ｂ 赫妇 叮｛ ＩＵ 淹 一１］ 一娃赢符瓣墟 ： Ｉｌｌ『 一 … 鬯嚼 一 ０】 一 眦《 稿ｔ锯 ｕｔ Ｉ ｎＩｔ咖ｎ勘ｎＩ盯 １ｍ咖 Ⅲ 几ｊ Ｉｌｎ删ｌ咖枷删 删 哪ｍ蚰ｌ ：ｂｃｌｋ 门 ｎ门；Ｊ 几ｎ：门：几ｆ１ ＿ －［【０ ．１ｎｊ１ ［０１ ｎ几 门ｌ， 几门门ｎ 门九一 灯随嚷魄Ⅱ｛厂１ １ 广１『１：ｒＩ广１ 』 疆冁 囹ｂⅢｔ 一跨ｒ 蕊 广 杜 １ 葙 秆广１ 门『＾一 嗡 ・ ５】 ． Ｆ ｒ ｛ 一 也 ・ ４】 开付栅础积循 ｒ－－ ＂－７ Ｖ－ １ Ｌ Ｖ一－１ ｆ— ・＝ Ｉ ｌ 稿Ｉ髓 － ３】 、、 『＿ Ｌ ＿－｜ －．１ 『 ！－ Ｉ』１ 廿豫 一 ２］ 、 、 ＿＿Ｌ ｊ１ －１＿ ．厂搿 一 Ｉ１ ＿＿＿］１ 』｜ ｒ弋厂 ｉ ｌ图５ 采集电路仿真时序 Ｆ ０ ｗｍ Ｉｄｃ１ｋ ￣ｔ［１５一ｏ１ ｗｒｃｌｋ ｄａｔａ［１９．．０】 ｒｄｒｅｑ［１９．．Ｏｌ Ｍｕｘ２Ｏｔｏｌ 图６ ＦＰＧＡ数据采集电路 第３期 赵擎天等：基于ＳＯＰＣ的多路并行同步数字信号采集系统设计 ６３ 图７ ＦＩＲ滤波器的Ｓｉｍｕｌｉｎｋ模型 滤波器模型在检验对正弦噪声的滤波效果过程 中，将“Ｍａｎｕａｌ Ｓｗｉｔｃｈ”打到“Ｓｉｎｅ Ｗａｖｅ Ｂ１”，用示 波器查看波形，如图８所示。第１个波形（按从上向 下的顺序）是１２．５ ｋＨｚ主信号波形；第２个波形是 ２００ ｋＨｚ正弦噪声波形；第３个是二者叠加以后的 波形；第４个是滤波后的波形。从图８中可以看出， ２００ ｋＨｚ高频信号被很好地滤除。 图９ ＦＩＲ滤波器对随机噪声的滤坡结果 经过微处理器直接传送到存储器中；或者从存储器 不经过微处理器直接将数据传送至外部设备Ｌ】。。。 系统采集的数据传送至ＳＤＲＡＭ和从ＳＤＲＡＭ传 送到ＵＳＢ总线均采用ＤＭＡ方式，ＤＭＡ控制器协 调外设接口和存储器的数据传输。在该方式下，１ 次传输只需要执行１个ＤＭＡ周期（相当于１个总 图８ ＦＩＲ滤坡器对正弦噪声的滤波结果 线时钟周期），因而能显著提高数据传输速度。在 ＳＯＰＣ Ｂｕｉｌｄｅｒ内部集成了该控制器，可以方便地将 在检验对随机噪声的滤波效果过程中，将 其添加到ＳＯＰＣ系统中。对于ＮｉｏｓＩＩ处理器， “Ｍａｎｕａｌ Ｓｗｉｔｃｈ”打到“Ｒａｎｄｏｍ Ｎｕｍｂｅｒ”，用示波 ＤＭＡ控制ＩＰ核的设备驱动程序在ＨＡＬ系统库中 器查看波形，如图９所示。第１个波形（按从上向下 提供。ＤＭＡ控制器的配置如图１Ｏ所示。 的顺序）是１２．５ ｋＨｚ主信号波形；第２个是随机噪 声波形；第３个是二者叠加以后的波形；第４个是滤 ４ 系统软件 波后的波形。从图９中可以看出，随机噪声信号被 笔者利用ＮｉｏｓＩＩ ＩＤＥ软件进行系统软件设计， 很好地滤除。 通过在ＮｉｏｓＩＩ软内核存放自编的ｃ／ｃ＋＋语言控 最后将ＤＳＰ Ｂｕｉｌｄｅｒ生成的模型编译综合，生 制程序控制系统运行。ＮｉｏｓＩＩ系统的软件流程如图 成ＶＨＤＬ程序文件，将其导人到Ｑｕａｒｔｕｓ １Ｉ工程 １１所示。 中，作为数据采集系统的一个滤波模块进行调用。 在系统中，ＮｉｏｓＩＩ程序的任务是接收工控机发 ３ ＤＭＡ传输 出的采样命令，进行数据采集，然后将采集的数据经 过滤波处理后以ＤＭＡ方式传送到ＳＤＲＡＭ，并最 直接存储器传输ＤＭＡ，是指将外设的数据不 终通过ＵＳＢ总线传输到工控机。在工控机上应用 ６４ 军械工程学院学报 ２Ｏ１１ 图１０ ＤＭＡ控制器配置对话框 系统开始ＮｉｏｓＩＩ 系统初始化 工控机发送 数据采集命令 ／ Ｙ 数据采集模块采集 ＦＩＲ滤波后送到 ＳＤＲＡＭ存储 经ＵＳＢ总线 传到工控机 已 退出系统 图１１ 软件流程 ＬａｂＶＩＥＷ软件实现对采集数据的在线检测功能。 ＬａｂＶＩＥＷ对非ＮＩ采集卡的驱动程序采用调 用动态链接库的方式实现。首先利用ＶＣ＋＋编制 ＵＳＢ的动态链接库，然后在ＬａｂＶＩＥｗ中正确配置 ＤＬＬ，从而实现对ＵＳＢ总线的驱动。 ５结束语 笔者基于ＳＯＰＣ嵌入式系统设计的数据采集系 统可以实现对某型导弹制导电子箱输出的２０路指 令信号的快速采集，此外根据需要还可以对采集信 号的路数进行扩展。该系统可作为实时性要求比较 高的在线检测系统的数据采集前端，利用ＦＰＧＡ在 并行信号处理方面的优势，提高信号采集和处理的 速度。与传统的数据采集系统相比，该数据采集系 统具有运行稳定可靠、实时性强、功耗低、体积小、成 本低等优点，同时ＳＯＰＣ系统的可重构性也为武器 装备检测系统的在线升级提供了便利。 参考文献： ［１３王锐，雷金奎．基于软核Ｎｉｏｓ ＩＩ的ＳＯＰＣ数据采集系统 的设计［Ｊ］．计算机测量与控制，２００８，１６（８）：１１９９—１２０１． ［２］李兰英．ＮｉｏｓＩＩ嵌入式软核ＳＯＰＣ设计原理及应用［Ｍ］． 北京：北京航空航天大学出版社，２００６：３５—５３． ［３］任爱锋，初秀琴，常存，等．基于ＦＰＧＡ的嵌入式系统设 计［Ｍ］．西安：西安电子科技大学出版社，２００４：８９—１０１． ［４］周立功．ＳＯＰＣ嵌入式系统基础教程［Ｍ］．北京：北京航 空航天大学出版社，２００６：１３４—１７６． ［５］王振华．基于ＦＰＧＡ的超高速数据采集系统的开发ＥＤ］． 北京：清华大学，２００６． ［６］张海峰．基于ＦＰＧＡ的数据采集系统的ＳＯＰＣ实现［Ｄ］． 郑州：郑州大学，２００５． Ｅ７］江小炜．基于Ｎｉｏｓ ＩＩ的高速数据采集系统的设计与实现 ［Ｄ］．武汉：华中科技大学，２００７． ［８］Ａｌｔｅｒａ．Ｅｍｂｅｄｄｅｄ Ｄｅｓｉｇｎ Ｈａｎｄｂｏｏｋ［ｚ］．ＵＳＡ：Ａｌｔｅｒａ， ｉｎｃ，２０１０． ｒ９］Ａｌｔｅｒａ．Ｅｍｂｅｄｄｅｄ Ｐｅｒｉｐｈｅｒａｌｓ ＩＰ Ｕｓｅｒ Ｇｕｉｄｅ［Ｚ］．ＵＳＡ： Ａｌｔｅｒａ，ｉｎｃ，２０１０． ［１Ｏ］王俊，郑焱，王红，等．基于ＤＭＡ的并行数字信号高速 采集系统［Ｊ］．电子技术应用，２０１０（３）：４２—４４． （责任编辑：韩红艳）
